退火处理器专为解决组合优化问题而设计，其任务是从有限的可能性集中找到最佳解决方案。这对于物流、资源分配以及药物和材料发现的实际应用具有重要意义。
在CMOS(一种半导体技术)背景下，退火处理器的组件必须完全“耦合”。然而，这种耦合的复杂性直接影响处理器的可扩展性。
在东京理科大学TakayukiKawahara教授领导的一项新的IEEEAccess研究中，研究人员开发并成功测试了一种可扩展处理器，该处理器将计算划分为多个LSI芯片。该创新还在2024年1月25日举行的IEEE第22届应用机器智能和信息学世界研讨会(SAMI2024)上进行了展示。
Kawahara教授表示：“我们希望直接在边缘实现先进的信息处理，而不是在云端或在边缘为云端进行预处理。利用东京理科大学在2020年宣布的独特处理架构，我们使用28nmCMOS技术在一个芯片上实现了完全耦合的LSI(大规模集成)。此外，我们设计了一种具有并行操作芯片的可扩展方法，并于2022年使用FPGA(现场可编程门阵列)展示了其可行性。”
该团队创建了一个可扩展的退火处理器。它采用了36颗22nmCMOS计算LSI(大规模集成)芯片和1颗控制FPGA。该技术能够按照具有4096个自旋的伊辛模型(磁性系统的数学模型)构建大规模、完全耦合的半导体系统。
该处理器采用了东京理科大学开发的两种不同的技术。其中包括可实现8个并行解决方案搜索的“旋转线程方法”，以及与传统方法相比可将芯片需求减少约一半的技术。它的功耗需求也适中，工作频率为10MHz，功耗为2.9W(核心部分为1.3W)。使用具有4096个顶点的顶点覆盖问题实际上证实了这一点。
在功耗性能比方面，该处理器的性能比使用退火仿真在PC(i7，3.6GHz)上模拟全耦合Ising系统的性能高出2,306倍。此外，它还超越了核心CPU和运算芯片2186倍。
该处理器的成功机器验证表明了增强容量的可能性。河原教授对这项技术的社会实施抱有愿景(例如发起商业、共同研究和技术转让)，“将来，我们将开发这项技术，以针对大规模集成电路(LSI)的共同研究工作”具有2050级量子计算机计算能力的系统，用于解决组合优化问题。”
“我们的目标是在不需要空调、大型设备或使用当前半导体工艺的云基础设施的情况下实现这一目标。具体来说，我们希望到2030年实现2M(百万)次旋转，并探索利用此创建新的数字产业。”
总之，研究人员开发了一种可扩展、完全耦合的退火处理器，在具有36个CMOS芯片的单板上集成了4096个旋转。关键创新，包括芯片减少和同时搜索解决方案的并行操作，在这一发展中发挥了至关重要的作用。